中国领先的工业平台

返回贤集网 返回微头条
贤集网技术微头条APP获取

FPGA-异步复位同步释放 通俗解释

 爱学习的老王

下载贤集网APP入驻自媒体

来源:Ahlers


首先看题目,异步复位,同步释放,复位就是高电平变成低电平,释放就是低电平变成高电平,这里假设低电平复位有效。

这里首先要明确的一点就是触发器的复位是不会出现亚稳态的,不管你的输入是什么,一旦复位,输出都是0!!!

然后看下面两个图就足够了,我按照时间顺序标出了阅读步骤1,2,3,4,5,6




这样设计的好处就是,你每次释放也就是解除复位的时候,一定能够最晚在第三个时钟解除复位,如果直接解除复位,那么就不能够保证你每次解除复位,电路都能够解除复位!

最新回复

还没有人回复哦,抢沙发吧~

发布回复

为您推荐

热门交流