电子放大镜
下载贤集网APP入驻自媒体
近期，华中科技大学团队提出了一种“化繁为简”的高精度薄膜沉积解决方案，他们采用选择性原子层沉积技术（Atomic layer deposition，ALD），在一系列氧化物衬底进行了介电层堆叠沉积的研究。 相比于繁琐的光刻、刻蚀等多步工序，上述选择性原子层沉积可以实现在氧化物衬底上“一步法”介电层对准生长。通过该方法可提升集成电路制造效率与精准度、避免套刻误差，有望加速半导体领域小型化工艺的进展，为下一代纳米制造工艺提供新的方向。 相关成果受到国际半导体科技巨头的关注，先进制程全球领跑者台积电认为：“选择性 ALD 能更好地控制沉积过程，是半导体先进节点中的使能技术。”
