芯闻速递
下载贤集网APP入驻自媒体
由几位半导体和超大规模集成电路专家创立的NeoLogic完全摒弃了CMOS设计。相反，NeoLogic 使用其专利准CMOS 技术（Quasi-CMOS，成为NeoMOS）设计 VLSI IP。 虽然 NeoLogic 没有透露其 NeoMOS IP 的许多细节，但该公司解释说，准 CMOS 架构将单晶体管逻辑（即 nMOS 或 pMOS）与 CMOS 逻辑集成在一起，以创建逻辑门和电路。据该公司称，添加单晶体管逻辑可显著减少 VLSI 设计中的晶体管数量。 NeoLogic 声称，NeoMOS 的优点包括降低成本、面积、功耗和设计复杂性。与标准 CMOS 产品相比，据说 NeoMOS 可降低 50% 的功耗并减少 40% 的面积，同时保持或改善电路延迟。NeoLogic 表示，这相当于每瓦性能提高了 3 倍，并使公司能够有效地跨越三代节点。 按照目前的情况，NeoLogic 通过许可协议销售其 IP 块，但有朝一日该公司希望销售自己的处理器和其他基于 NeoMOS 的技术。
