电子芯技术
下载贤集网APP入驻自媒体
中科海芯公开的芯片测试方案，该方案通过先测试待测芯片的待测存储器是否合格，仅在合格时对待测芯片的待测逻辑电路进行测试，从而节省测试时间。此外，测试模块集成在待测芯片内部，不需要额外的测试机台和测试软件，也可以节省生产成本。 如图所示，图中为该专利中公开的芯片测试方法的流程图。首先，存储器测试电路向待测芯片的待测存储器发送第一测试时序，存储器测试电路根据待测存储器发送的第一反馈时序生成第一结果信号，第一反馈时序由待测存储器根据第一测试时序生成。第一结果信号包括第一成功结果信号和第一失败结果信号，如果匹配度不小于第一预设阈值时，设置为成功结果信号，否则为失败结果信号。 其次，测试模块根据存储器测试电路发送的第一结果信号确定待测存储器是否合格。当待测存储器合格时，测试模块向待测芯片的待测逻辑电路，发送第二测试时序。接着，对于任一待测逻辑电路，测试模块根据待测逻辑电路发送的第二反馈时序判断待测逻辑电路是否合格，第二反馈时序由待测逻辑电路根据第二测试时序生成。 最后，当待测存储器不合格或者待测逻辑电路不合格时，或者所有待测逻辑电路均合格时，向上位机提示对待测芯片的测试结束。该匹配过程中，需要对第二反馈时许进行CRC校验计算，根据校验结果与对应的第二标准时序的匹配度判断待测试逻辑电路是否合格。 因此，该方案通过先测试待测芯片的待测存储器是否合格，当待测存储器合格时对待测芯片的待测逻辑电路进行测试，不合格时则终结测试，从而可以不必对待测芯片的其余待测逻辑电路进行测试，可以节省测试时间。
