中国领先的工业平台

返回贤集网 返回微头条
贤集网技术微头条APP获取

尝试为 4 位 DAC 设计一个串入并出移位寄存器...

 落霞与孤鹜齐飞

下载贤集网APP入驻自媒体

尝试为 4 位 DAC 设计一个串入并出移位寄存器。我尝试模拟以下电路,但只有前几位(串行:01011)正在移位,其余位正在消失。我在这里错过了什么吗?
有人可以告诉我出了什么问题吗?

最新回复

还没有人回复哦,抢沙发吧~

发布回复

为您推荐

热门交流