当CLOCK上升沿到来时，D端口的数据（在这个例子中是L）会被捕获，并设置Q和QN的状态。之后，即使D端口的数据变化，Q和QN的状态也不会改变，直到下一个CLOCK上升沿。
梓晗
下载贤集网APP入驻自媒体
有一个D触发器的疑问困扰已久，恳请大神解惑！74HC74的DATASHEET里有这样一个应用电路： function table是这样的。求教：当CLOCK上升沿到来时，DATA可能是H也可能是L，如果DATA是L，QN为H，Q为L，QN将DATA拉到H，又使得QN为L，Q为H，如此反复，好像不能工作在稳定状态。 不知道是我哪里理解的有问题？请指点！
