中国领先的工业平台

返回贤集网 返回微头条
贤集网技术微头条APP获取

在用FPGA控制ADF4350的过程中,参考频率为...

 飞翔的人

下载贤集网APP入驻自媒体

在用FPGA控制ADF4350的过程中,参考频率为50M,鉴相频率为10M,信号clk为10M,data的值分别从寄存器5-0并且高位先输出,LE1在传输寄存器数据时为低,传完每个寄存器值最后一位时在时钟上升沿拉高一个clk宽度,接着拉低并传输下一个寄存器的值,时序图如下。按照手册与评估软件对寄存器进行设置,使用数字锁定,运行后不能正常锁定,出现以下问题:对于小于800M大于900M的信号不能锁定,在800到900之间锁定引脚为高,但是杂散很多,频率跳变范围大。硬件方面:使用单片机控制能锁定所需的频率,所以可以确定硬件应该没问题。软件产生的时序也是按照手册要求产生的,不知道为什么锁定不了,请各位帮忙分析原因了,在此谢谢了

最新回复
发布回复
对于有输入而没有输出;输出为宽频范围内扫频;输出为稳定单一频率,但输出频率不是想要的输出频率。上面这三种常被问到的问题是锁相环仍处于失锁状态下的现象。对于处于失锁状态下锁相环电路的调试,可从硬件和软件两方面着手。硬件方面,应该先测量锁相环芯片供电电压是否正常。参考输入部分,可在锁相环REFin管脚使用示波器测量输入波形,确保参考输入信号正常进入REFin管脚,并应注意满足数据手册中REFin对输入频率(Input Frequency)和输入幅度(Input Sensitivity)的要求,一般参考输入除了对输入幅度有要求外,还对压摆率有要求,因此参考输入最好使用方波而不是正弦波。还应注意参考输入的方式,一般为交流耦合输入。在VCO输入,环路滤波器输出端口,可用示波器测量压控电压是否正常。对于锁相环芯片MUXOUT管脚可以帮助检测芯片状态,其中比较常用的是DLD(Digital Lock Detect),R Counter Output,N Counter Output。DLD当锁定时应为高电平。R Counter Output和N Counter Output用示波器测量应为方波脉冲,脉冲频率应为鉴相频率。环路滤波器可以使用ADIsimPLL软件,输入相关参数可以帮助用户设计出基本*电路,使用方便,可以从ADI官方网站免费下载。软件方面,需要注意的是寄存器写入顺序往往是要求的,需要参考数据手册中INITIAL SEQUENCY章节。可以通过示波器检测写入时隙,与数据手册中进行对比检查。最后要检查的是寄存器设置值,评估板的软件往往可以在不连接评估板硬件的情况下独立使用,因此可以通过评估板软件帮助计算寄存器控制字。但有一点需要注意,在评估板软件给出寄存器控制字后,建议将此控制字与实际设计对比检查一下。

为您推荐

热门交流