中国领先的工业平台

返回贤集网 返回微头条
贤集网技术微头条APP获取

时钟采样问题

 酱香饼

下载贤集网APP入驻自媒体

我们常说,数字信号在时钟的上升沿或下降沿采样,但是当信号频率较高时,信号线或时钟线的边沿会比较缓慢且波形不是很好。
在实际测量中,假设信号在时钟的上升沿采样,那么采样点具体在时钟的上升沿什么位置?假如信号有过冲或振铃,那么采样位置会不会改变?哪位能介绍下芯片内部的采样电路结构?

最新回复
发布回复
数字信号在时钟的上升沿或下降沿采样,但是当信号频率较高时,信号线或时钟线的边沿会比较缓慢且波形不是很好
在上升沿或者下降延采样,其实就是跳变延采样,在时钟信号跳变的时候,锁定数据信号的状态。一般来说,采样点对应着数据位的中间,也就是时钟信号的跳变刚好对应数据信号的中间。至于振铃什么的数据信号不好,是可能出现误采样的。
高频数字信号在示波器带宽不够的情况下看到的波形是会严重失真的,因为高次谐波被削减。所以并不存在高频信号,边沿就会变化缓慢,波形不是很好,反而,数字信号频率越高,上升/下降时间会更短。

为您推荐

热门交流