中国领先的工业平台
下载贤集网APP入驻自媒体
我在设计电路时，从FPGA出来的方波波形是很好的，上升沿也是垂直上升的，但经过mos隔离后，上升沿时间变长不在垂直上升。现在想办法需要减少上升沿时间，我的解决方法是将d级上的上拉电阻减小，但在这里想问大家有没有更好的方法
阅读更多内容
狠戳这里
分享到
还没有人回复哦，抢沙发吧~
绝缘蜈蚣梯“上天”！神木首次成功挑战配网“心脏”级高难手术
毫米级精度！杭州电信在“玻璃丝上绣花”，刷新空芯光纤布放长度记录
能源转型浪潮下，钠电池在储能领域如何乘风破浪？
170余项专利！深耕低压配电连接器30余年，维通利拟冲击IPO
十六载坚守！卢永魁百兆瓦技术点亮新型电力系统
量产消息太多，固态电池量产竞赛结果已出？胜负之说为时尚早
效率提升30%！打破“热带魔咒”，正泰预装式户外箱变成功出海
市占率60%！从“草根”到“王者”，这家老牌电机企业做对了什么？
85%效率远超同行！科博达Efuse技术逆袭实现“徒弟反哺师父”
机器人 “电量告急”？这些充电大招让它续航无忧！
喜欢小小小侯
