要使得环路只处理量化噪声，即节点Y1不包含输入，则需要输入U到输出V，再经过DAC反馈回来与输入U作减法这一路径没有延迟，换句话说就是要保证DAC反馈的信号中U的分量必须和当前输入U是同一个时刻的值。这就意味着电路实现时，需要在一个时钟周期内完成量化和DAC反馈这个过程，采用多位量化结构还需要同时完成DEM，DWA等，因此对电路实现要求变得更高。在电路设计时，需要精心设计时序满足这一条件，才能完美发挥出输入前馈结构的优点。
雨巷
下载贤集网APP入驻自媒体
什么决定了 Delta Sigma 调制器的满量程。是量化器的参考电压还是 Delta Sigma 调制器中反馈 DAC 的参考电压？ 例如，如果调制器的电源电压为 1.8V，DAC 的参考电压为 1.5V，这是否意味着调制器的满量程为 1.5V？ 如果电源电压为 1.8V，应该如何设置量化器的参考电压和反馈 DAC 的参考电压，以便能够应用 1.8V 的伪差分输入？ 如果有人详细说明，将不胜感激。
