第一路信号作为起点触发器（例如JK触发器）的时钟输入。当第一路信号发生下降沿时，触发器被激活，输出信号开始。
咬一口奶油
下载贤集网APP入驻自媒体
请教大神们，下降沿触发的逻辑电路该怎么实现？ 第一路的下降沿为输出信号的起点，第二路信号的下降沿为输出信号的终点，实在想不出该用什么电路元件实现，该怎么实现输出信号，求大神指点~（输出的信号上升沿和下降沿要求很快，只有十几个ns）
