当 Udc 设置较低时，SVPWM 可能会进入过调制区域。虽然这通常不是设计目标（因为它可能导致波形失真），但在某些情况下，过调制可能意外地减少了某些谐波的幅度。
谢主龙恩
下载贤集网APP入驻自媒体
一事不解，特来求教！我在仿真的时候发现一个问题：我做的是三相电压型有源电力滤波器，调制方法用的是SVPWM，在主电路直流端电压设为1000V，那么在SVPWM模块中（如图），Udc的电压和直流侧1000V是什么关系，必须一样吗？但我经过仿真，如果电压低于1000V，反而谐波含量会降低的。求正解！
