在AD19 PCB设计软件中，设置覆铜与元件孔的间隙可以通过调整设计规则来实现，具体操作需要在软件的Clearance设置中进行。
放手一博
下载贤集网APP入驻自媒体
难住了！在AD19 PCB中，我想要设置mid2层覆铜与PCB端子 BW3元件孔的间隙为0.7mm(Clearance1优先级最高)，但是覆铜和其他所有器件的距离为1.9mm(Clearance），我按照下面截图设了规则，为什么不生效勒？我的间隙设置有问题嘛？另，图3是敷铜结果，红色是TOP层，间隙是0.7mm（OK）,蓝色是mid2层，覆铜和BW3的孔还是1.9mm，这个怎么回事？ 求指教！
