中国领先的工业平台
下载贤集网APP入驻自媒体
给到MOS管一个脉冲波形后,测试MOS管漏极电压会出现一个drop现象,且这个drop与mos管的导通时间有关,导通时间越久这个drop越大。 后面经过各种试验发现,只要将后面的分压电路去掉就不会出现这个drop。(也就是不要出现对地回路就不会有这个现象)。 麻烦问下这个是什么原因导致的(是否mos的输出寄生电容过大??可是为啥没有对地回路就不会呢??),如何规避?
阅读更多内容
狠戳这里
分享到
真空浇注、安装大脑…“江苏造”变压器打响梅雨季电力保卫战
废旧电池变废为宝?揭秘未来最火的循环经济
动力电池"宫斗剧"!车企选妃指南:铁锂当宠,固态争C,钠电竟成黑马?
故障率降20%!他让继电器接点“告别氧化”,筑牢成渝高铁安全防线
AI 疯狂 “吸电”,电力系统告急!全球加急布局未来“电源”
市规达180亿!铁路继电器市场增长密码与技术创新启示录
钙钛矿电池 “狂飙”:从实验室到量产,仅一步之遥?
首创技术补短板!登顶智能箱变十大品牌榜,山东“小巨人”如何炼成?
首创“空间折叠”魔法!“广东造”无刷电机激活灵巧手敏捷基因
传输速率达Tbps级!烽火通信研发新型4芯光纤,损耗降超20%