两个思路
1. 将A模块的主时钟换成clk5x，然后5个数产生一个数据供给B模块使用
2. 如果A模块必须使用clk，则需要考虑一下跨时钟域的问题，中间可以加一级fifo，clk写clk5x读，这样写测可以一直写，读测5个时钟读一次，再进行并转串的操作就可以了
收到请回答
下载贤集网APP入驻自媒体
问题来源于2个模块之间需要传递数据，模块A负责每个时钟产生5bit并行数据，模块B（工作时钟是A的5倍）负责将接收的该数据以模块A的时钟频率的5倍串行发送出去，我的想法是用一个模5的加一计数器，作为发送数据的节拍，比如：计数0的时候发送数据的0位，计数1的时候发送数据的1位……计数4的时候发送数据的4位。 但是问题是，作为模块B，我其实不知道A的数据什么时候发来，如果我把计数器的计数值作为约束条件，有可能和数据之间是错位的，就会导致我发送的bit是不对的。 有什么好的解决方法吗？
