天计寓
下载贤集网APP入驻自媒体
D触发器都在什么情况下应用，大家说说自己应用的例子： 主从型JK触发器是在CP脉冲高电平期间接受信号，如果在时钟脉冲CP高电平期间输入端出现干扰信号，那么就有可能使触发器产生与逻辑功能表不符合的错误状态。而边沿触发器的电路结构可使触发器在时钟脉冲CP有效触发沿到来前一瞬间接受信号，在有效触发沿到来后产生状态转换，从而提高了抗干扰能力和电路工作的可靠性。 以维持阻塞式D触发器为例介绍边沿触发器的工作原理。D触发器由六个与非门组成，其中G1、G2构成基本RS触发器，G3、G4组成时钟控制电路，G5、G6组成数据输入电路。该触发器的逻辑关系是：当D=1时，在时钟脉冲CP的下降沿期间，Q端置1；当D=0时，在CP的下降沿期间，Q端置0。
